8月18日,德國系統級芯片設計公司Dream Chip Technologies宣布,推出帶有人工智能加速器的特定應用片上系統(SoC)。
該片上系統的主要模塊包括兩個具有10 萬億次(TOPS)聚合性能的人工智能加速器,、兩個Dream Chip實時像素處理(RPP)高性能自動圖像信號處理機器(ISPs),、一個以ARM Cortex-R52為基礎的功能性安全
處理器(Alcatraz),、一個雙核ARM Cortex-A65處理器集群,以及一個Arteris FlexNoC片上網絡(Network-on-Chip)。
這兩款人工智能加速器分別為由德累斯頓工業大學(TU Dresden)所研發的神經網絡處理器(NPU)及由Cadence研發的NPU(NNA110)。德累斯頓工業大學的神經網絡處理器是一個電路,由一個帶有本地程序存儲器(local program memory)的精簡指令集計算機(RISC)、768個配有緊耦存儲器的處理元件(processing element,PE)以及一個本地存儲票接存取控制器(DMA controller)所組成。而NNA110是一款深度神經網絡加速器,可優化人工智能(AI)以賦能視覺、音頻、雷達/激光/雷達、和融合傳感器應用,通過利用權重和激活的稀疏性,提供業界先進性能和能效。兩款人工智能內核的總性能達到10 TOPS萬億次,精度達到INT8。
Dream Chip這兩款低延遲5k線型圖像信號處理器支持高達19.6百萬像素的感光元件(CMOS)傳感器,可在不影響Cortex-A65AE或Cortex-R52性能的情況下執行圖像處理任務。圖像信號處理器由Dream Chip根據ISO26262:2018標準所研發,且已通過南德意志集團(TÜV Süd)ASIL-B/-D認證。由于該圖像信號處理器采用24位低能耗硬連線圖像管道,且無需配備額外的幀緩沖器(frame buffer),因此延遲時間較低,僅為200µs。
Alcatraz是Drean Chip公司獲得專利的車規安全島子系統,該系統基于ARM Cortex-R52雙核鎖步處理器(lock-step processor)打造,將用于汽車片上系統內部,以監控應用處理器,檢測并處理安全違規行為。
該應用處理器芯片(APU)基于雙核ARM Cortex-A65AE處理器子系統,適用于Linux或QNX等運行應用程序操作系統(OS)。
Dream Chip Technologies負責執行從架構到產品推出的整個設計流程,包括所有內部及外部IP(知識產權模塊和子系統)的集成、未來調試、硅后驗證以及參考板設計。
片上系統擁有18億個晶體管,將采用德國得累斯頓Global Foundries公司所研發的22FDX技術生產,以支持歐洲本地汽車應用半導體供應鏈,首批樣品將于2023年第四季度推出。
Dream Chip Technologies董事總經理兼聯合創始人Jens Benndorf博士表示:“開發這款先進汽車片上系統過程中,我們將人工智能性能、功能安全性以及最新圖像信號處理相結合,能夠更好地向德國原始設備制造商(OEM)及以及供應商提供半導體解決方案,便于他們在此基礎上開發現代汽車應用。Dream Chip通過這款片上系統,Dream Chip展示了其從芯片架構到芯片推出的設計執行能力,。Dream Chip正成為半導體供應鏈與代工廠之間的橋梁。”
該片上系統由國家資助的研究項目ZuSE-KI-Mobil (ZuKIMo)(ZuKIMo)所開發,該項目旨在開發新型片上系統及生態系統,助力具有特定要求的高效人工智能應用。先進的硬件/軟件協同設計可用于優化機器學習工作負載效率。
原標題:Dream Chip Technologies推出首款22nmSoC片上系統 配有人工智能加速器及車用功能安全處理器
版權與免責聲明:
凡本站注明“來源:智能制造網”的所有作品,均為浙江興旺寶明通網絡有限公司-智能制造網合法擁有版權或有權使用的作品,未經本站授權不得轉載、摘編或利用其它方式使用上述作品。已經本網授權使用作品的,應在授權范圍內使用,并注明“來源:智能制造網”。違反上述聲明者,本站將追究其相關法律責任。
本站轉載并注明自其它來源(非智能制造網)的作品,目的在于傳遞更多信息,并不代表本站贊同其觀點或和對其真實性負責,不承擔此類作品侵權行為的直接責任及連帶責任。如其他媒體、平臺或個人從本站轉載時,必須保留本站注明的作品第一來源,并自負版權等法律責任。如擅自篡改為“稿件來源:智能制造網”,本站將依法追究責任。
鑒于本站稿件來源廣泛、數量較多,如涉及作品內容、版權等問題,請與本站聯系并提供相關證明材料:聯系電話:0571-89719789;郵箱:1271141964@qq.com。